在演示中，晒合研究人员向o1提了一个问题：列出罗马帝国在公元2世纪的统治者，包括其在位时刻和成果。
省旅行和文明广电体育厅党组书记、照害厅长陈铁军表明，照害在打造有质量、有温度、有深度的新产品、新场景、新业态的一起，海南也将全力提高游客满意度、取得感，省旅行和文明广电体育厅已先后印发《海南省旅行职业暖心服务举动计划》《海南省旅行职业暖心服务措施》，将逐项抓好执行，将暖心服务体现在旅行职业的方方面面，让游客在海南旅行暖身更暖心。在假期海滩，林志玲被滤镜他体会了高空滑翔伞，奔驰时激烈的上升力将他托起，脱离地上时的快感让他形象深入。
有着几百年前史的儋州东坡书院阅历了一场爆改，批蛇从景区变为舞台，上演了全国首个宋韵书院沉溺式文旅演艺《男神东坡》。在琼中黎族苗族自治县红毛镇，精脸解释由原新伟招待所、精脸解释新巨大礼堂和新伟茶叶加工厂、农场干部职工搁置用房等前史建筑改造而成的新伟·山有居民宿客房，规划有型、活动有味，每当节假期常常一房难求。从前来海南旅行的是中老年集体的观光客居多，开太而现在海南成为年青人的新宠，他们神往酷酷的海南，新玩法、新花样让他们恋恋不舍。
湛蓝明澈的海面上，晒合皮卡丘来回络绎，晒合火箭带着游客从海面升到半空，会飞的香蕉驮着游客穿行海面……林林总总的大玩具让老牌旅行景区三亚大东海芳华范十足。陈述显现，照害海南旅行消费呈现出传统文旅与新文旅消费多点开花的格式，照害以文艺表演、体育赛事等为代表的新文旅消费招引了更多年青游客，中心客群中00后和90后兼并占比挨近六成。
大东海边海水运动乐土负责人鲍中立说，林志玲被滤镜现在的大东海美观更好玩，能够满意不同年纪客群的旅行休闲需求
在全球化浪潮波澜壮阔的今日，批蛇文明作为国家软实力的中心要素，其重要性益发凸显。规划架构图本规划可分为四个模块，精脸解释分别是：ROM模块，用于存储处理图画的信息。
本规划选用3*3的滑动窗口，开太先将3*3窗口中每一列数据进行从大到小的排序，开太列排序后，再对窗口中每一行的数据从大到小进行排序，之后再对窗口中对角线上的数据进行排序，得到中心值，即为9个数的中值。这种滤波算法，晒合极大减少了比较的次数，提高了图画处理的速度，在FPGA上，不只易于完成，并且占用了更少的片上资源。
照害规划代码medfilter顶层模块代码：modulemedfilter(CLK,RSTn,Start_sig,Done_sig,Data_out);inputCLK;inputRSTn;inputStart_sig;outputDone_sig;output[7:0]Data_out;/********************************************************************/wire[17:0]rom_addr;//wire[7:0]rom_data;////rom_512by512rom_512by512_inst//(//.clka(CLK),//inputclka;//.addra(rom_addr),//input-from;//.douta(rom_data)//output-to;//);rom_512by512rom_512by512_inst(.address(rom_addr),//inputclka;.clock(CLK),//input-from;.q(rom_data)//output-to;);/******************************************************************************///wire[7:0]win_data[8:0];wire[7:0]data_out0;//output-to;wire[7:0]data_out1;wire[7:0]data_out2;wire[7:0]data_out3;wire[7:0]data_out4;wire[7:0]data_out5;wire[7:0]data_out6;wire[7:0]data_out7;wire[7:0]data_out8;wirewin_done_sig;wire[9:0]column_addr_sig;wire[9:0]row_addr_sig;win3by3_genwin3by3_gen_inst(.CLK(CLK),.RSTn(RSTn),.center_pix_sig(win_start_sig),//input-from;.cols(10d512),//thecolumnnumbersoftheinputimage.rows(10d512),//therownumbersoftheinputimage.rom_data_win(rom_data),//input-from;.column_addr_sig(column_addr_sig),//input-from;//output[9:0]addra;.row_addr_sig(row_addr_sig),//input-from;//output[9:0]addra;.rom_addr_sig(rom_addr),//output-to;.data_out0(data_out0),//output-to;.data_out1(data_out1),.data_out2(data_out2),.data_out3(data_out3),.data_out4(data_out4),.data_out5(data_out5),.data_out6(data_out6),.data_out7(data_out7),.data_out8(data_out8),.win_data_done_sig(win_done_sig)//output-toU4/U3;);/******************************************************************************/counter_ctrlcounter_ctrl_inst(.CLK(CLK),.RSTn(RSTn),.start_sig(Start_sig),//input-fromtop.nxt_pix_sig(win_done_sig),//input-from.cols(10d512),.column_addr_sig(column_addr_sig),//output-to.row_addr_sig(row_addr_sig),//output-to.pix_done_sig(win_start_sig)//output-to);/*****************************************************************************/wiremedfilt_done_sig;wire[7:0]medfilt_data_wire;medfilter3by3medfilter3by3_inst(.CLK(CLK),.RSTn(RSTn),.win_data_sig(win_done_sig),//input-from;.medfilt_done_sig(medfilt_done_sig),//output-to;.data_in0(data_out0),//input-from;.data_in1(data_out1),.data_in2(data_out2),.data_in3(data_out3),.data_in4(data_out4),.data_in5(data_out5),.data_in6(data_out6),.data_in7(data_out7),.data_in8(data_out8),.medfilt_data_out(medfilt_data_wire)//output-totop;);/*********************************************************************/wireDone_sig;wire[7:0]Data_out;assignDone_sig=medfilt_done_sig;assignData_out=medfilt_data_wire;/**********************************************************************/endmodulerom_512by512规划模块代码：//synopsystranslate_off`timescale1ps/1ps//synopsystranslate_onmodulerom_512by512(address,clock,q);input[17:0]address;inputclock;output[7:0]q;`ifndefALTERA_RESERVED_QIS//synopsystranslate_off`endiftri1clock;`ifndefALTERA_RESERVED_QIS//synopsystranslate_on`endifwire[7:0]sub_wire0;wire[7:0]q=sub_wire0[7:0];altsyncramaltsyncram_component(.address_a(address),.clock0(clock),.q_a(sub_wire0),.aclr0(1b0),.aclr1(1b0),.address_b(1b1),.addressstall_a(1b0),.addressstall_b(1b0),.byteena_a(1b1),.byteena_b(1b1),.clock1(1b1),.clocken0(1b1),.clocken1(1b1),.clocken2(1b1),.clocken3(1b1),.data_a({8{1b1}}),.data_b(1b1),.eccstatus(),.q_b(),.rden_a(1b1),.rden_b(1b1),.wren_a(1b0),.wren_b(1b0));defparamaltsyncram_component.address_aclr_a=NONE,altsyncram_component.clock_enable_input_a=BYPASS,altsyncram_component.clock_enable_output_a=BYPASS,altsyncram_component.init_file=medfilter2_re.mif,altsyncram_component.intended_device_family=CycloneIVE,altsyncram_component.lpm_hint=ENABLE_RUNTIME_MOD=NO,altsyncram_component.lpm_type=altsyncram,altsyncram_component.numwords_a=262144,altsyncram_component.operation_mode=ROM,altsyncram_component.outdata_aclr_a=NONE,altsyncram_component.outdata_reg_a=UNREGISTERED,altsyncram_component.widthad_a=18,altsyncram_component.width_a=8,altsyncram_component.width_byteena_a=1;endmodulecounter_ctrl模块代码：modulecounter_ctrl(CLK,RSTn,start_sig,//input-fromtopnxt_pix_sig,//input-from--startnextcenterpointpixelcols,column_addr_sig,//outputrow_addr_sig,//output-topix_done_sig//output-to);inputCLK;inputRSTn;inputstart_sig;inputnxt_pix_sig;input[9:0]cols;outputpix_done_sig;output[9:0]column_addr_sig;output[9:0]row_addr_sig;/***********************************************************************************************/regisCtrlDone;//regisWinStart;reg[17:0]imk;//Thek-thpixeloftheimagereg[9:0]row_addr;//Therowofthecenteralpixelreg[9:0]column_addr;//Thecolumnofthecenteralpixelregstart_sig_d;wirestart_sig_rising_vld;always@(posedgeCLKornegedgeRSTn)//Asynchronousresetif(!RSTn)start_sig_d。今日给大侠带来根据FPGA的中值滤波器规划，林志玲被滤镜附源码，获取源码，请在FPGA技能江湖大众号内回复中值滤波器规划源码，可获取源码文件。
暂无评论
发表评论